DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

01845814 **Image available**
DIGITAL COMPRESSOR

PUB. NO.: 61-059914 A]

PUBLISHED: March 27, 1986 (19860327)

INVENTOR(s): MORI SHOKICHI

KARIBE HIROHISA MATSUMURA TOSHIHIKO

ITO AKIRA

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 59-180636 [JP 84180636] FILED: August 31, 1984 (19840831)

INTL CLASS: [4] H03M-001/50

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 44.2 (COMMUNICATION --

Transmission Systems)


JOURNAL: Section: E, Section No. 425, Vol. 10, No. 224, Pg. 61, August

05, 1986 (19860805)

ABSTRACT

PURPOSE: To miniaturize the circuit scale by adding a prescribed constant to a linear code for serial processing so as to apply efficiently compressing conversion of the linear code into a micro-rule code.

CONSTITUTION: A linear code SR (16-bit) is inputted serially to a shift register, and the most significant bit IS representing the polarity of the said code is fed to a register 14 and a serial compliment circuit 2. Then a constant AND H6021 (16-bit) is added (3) serially to an absolute value IM (15-bit) of a data bit except the most significant bit to input an output of an FF5 of the most significant digit, a constant AND HIF00 as a limit value and a serial data bit IM' to logical circuits 6, 7, 8 and their logical output is fed to a universal shift register 9. Then a bit location (3-bit) displaying the segment value of the micro-rule code is inputted T the register 14 from the register 9 via a counter 13 and the bit representing a step value (4-bit) is inputted to the register 14 via an inverter 12.



DIALOG(R)File 351:Derwent WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

004618213

WPI Acc No: 1986-121557/198619

.

PCM compressor for linear code conversion - adds constant to linear code, calculates segment value from bit position and calculates stepping valve NoAbstract Dwg 1/4

Patent Assignee: FUJITSU LTD (FUIT)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 61059914 A 19860327 JP 84180636 A 19840831 198619 B

Priority Applications (No Type Date): JP 84180636 A 19840831

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 61059914 A 4

Title Terms: PCM; COMPRESSOR; LINEAR; CODE; CONVERT; ADD; CONSTANT; LINEAR; CODE; CALCULATE; SEGMENT; VALUE; BIT; POSITION; CALCULATE; STEP; VALVE; NOABSTRACT

Derwent Class: U21

International Patent Class (Additional): H03M-001/50

File Segment: EPI

Manual Codes (EPI/S-X): U21-A01

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat (c) 2000 EPO. All rts. reserv.

5475966

Basic Patent (No, Kind, Date): JP 61059914 A2 860327 <No. of Patents: 001> Patent Family:

Patent No Kind Date Applic No Kind Date

JP 84180636 A 840831 (BASIC) JP 61059914 A2 860327

Priority Data (No, Kind, Date): JP 84180636 A 840831

PATENT FAMILY:

JAPAN (JP)

Patent (No, Kind, Date): JP 61059914 A2 860327

DIGITAL COMPRESSOR (English) Patent Assignee: FUJITSU LTD

Author (Inventor): MORI SHOKICHI; KARIBE HIROHISA; MATSUMURA TOSHIHIKO

; ITO AKIRA

Priority (No, Kind, Date): JP 84180636 A 840831 Applic (No, Kind, Date): JP 84180636 A 840831

IPC: * H03M-001/50

Derwent WPI Acc No: * G 86-121557 JAPIO Reference No: * 100224E000061 Language of Document: Japanese Å

⑫公開特許公報(A)

昭61-59914

(3) Int Cl.4

識別記号

庁内整理番号

到公開 昭和61年(1986)3月27日

H 03 M 1/50

6832-5 J

審査請求 未請求 発明の数 1 (全5頁)

卵発明の名称 ディジタル圧縮装置

②特 願 昭59-180636

母出 願 昭59(1984)8月31日

川崎市中原区上小田中1015番地 富士通株式会社内 切発 明 者 森 吉 川岭市中原区上小田中1015番地 富士通株式会社内 久 ⑪発 明 者 雁 部 洋 川崎市中原区上小田中1015番地 富士通株式会社内 ᅄ 者 松 Ħ 馋 彦 仍発 川崎市中原区上小田中1015番地 富士通株式会社内 胨 明 の発 め 者 川崎市中原区上小田中1015番地 富士通株式会社 ①出 願

砂代理人 弁理士青木 朗 外3名

明 組 名

1. 発明の名称

ディジタル圧締装設

2. 特許請求の延出

リニアコードに所定の定数を加算する返列改算手段、放盗列放算手段による加算値のうちから # 則コードのセグメント値を表示するピットの位置を検出しそのピット位置からセグメント値を表示するピット位置に あづいて 数加算値の うちから # 則コードのステップ値を求める手段を具備したことを特なとするディンタル圧応装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本 発明はアインタル 圧縮 装置 に関し、 特にリニアコードを 川則コードに 変換するアインタル 圧弱 接近に 関する。

本名明のディジタル圧縮装置は、例えば PCM通 はにかいて音声信号のリニテコードをμ即コード に非直訳行号化する際に川いられて

〔従来の技術〕

PCM通信においては、伝送される音声信号を、 大振幅で狙く小振幅で抑かく最子化する非直線符 号化により8 ピット程度の符号長に圧縮して伝送 することが一般に行われている。この非直顧形は 子化方法としては各位の方法が知られており、効 率よくディッタル符号化を行える方法として μ則 コードによる折線形圧伸方広がある。

□川コードは、例えば第2図に示されるような8 ピット構成のものであり、破上位ピット(MSB)の符号ピット部Sが符号ピットを示し、次の3 ピットのセクメント部・・まがセクメント値を、下位4 ピットのステップ部step がセグメント値を不す。セグメント値を示す。セグメント値とステップ値を示すされる。セグメント値はSEG(0)~SEG(7)の針8 題もり、各セグメント値内は16個のステップに分割される。ペパメント値にステップが近により指足される。ペロらセグメント値にかける最子化ステップの比は2とカス。

このようなμ川コードとリニアコードとの間の 正仲実際方法としては、従来、ROM対応表による 方法(Tabia Look up)、並列債算回路による方 法、あるいは直列債算回路による方法などがある。 ROM対応表による方法はμ川コードとリニアコー ドとの変換対応設をROMに書き込んで置いてこれ を統み出すことによりし/#変換を行う方法である。 後二者の方法は、論理債算回路により変換を行う 方法である。

(発明が解決しようとする問題点)

ROM対応数化よる方法は処理時間は速いが ROM を必要とするため回路規模が大きくなるという間 退点がある。特にこのことは装置を LSI 化する際 に問題となる。同様に並列演算回路による方法も 処理時間は速いが、回路規模が大きくなるという 問題点がある。また直列改算回路による方法は回路規模は小さいが、処理時間が遅いという問題点がある。

[問題点を解決するための手段]

上述の問題点を解決するために、本発明にかい

(夹焰例)

本発明の一塊船側としてのディングル圧縮装置 が第1数に示される。

第1図にかいて、16ピットで2の補数表示されたリニアコードSRが入力データとしてシフトレンスタ1にシリアルに入力される。リニアコードSRの構成は、第4図に示されるように、最上位のピット (MSB)が符号ピット、続く15ピットがデータピットとなっている。

シフトレジスタ1からはリニアコードSRの符号ピットが直列補数回路2の入力選子2。かよびレジスタ14の入力端子14。代導かれるとともに、アータピットが直列補数回路2の入力端子2bにシリアルに導かれる。直列補数回路2は検出した符号ピットに基づいて入力データの絶対値1Mを得、これを直列加算路3の一方の人力端子3。に供給する。

延列加算器3の他方の人力過子3bには定数: 416021(16過表示)が入力される。近列加針器3の出力はシフトレジスタ4かよびフリッ

ては、リニアコードに所定の定数を加算する直列 漢葉手段、数直列漢葉手段による加算値のうちか ちょ則コードのセグメント値を表示するピットの 位置を検出しそのピット位置からセグメント値を 求める手段、かよび、数セグメント値を表示する ピット位置にあづいて該加算値のうちからメ則コ ードのステップ値を求める手段を具備したことを 物徴とするディンタル圧縮装置が提供される。

(作用)

直列演算手段によりリニアコードに所定の定数を加算する。その結果得られる加算値にかける或る特定のピットはそのピット位置が各セグメント値を表示したものとなるので、数特定のピットの位置を検出することによりμ則コードのセグメント値が求まる。さらにこの特定のピットの位置から所定の位置関係にあるピットによってμ則コードのステップ値が求まる。

よってリニアコードをA即コードに圧縮すると、 とができる。

プフロップ 5 の各入力雄子に導かれる。フリップフロップ 5 はリニアコード S R の 1 6 ピット目を保持するように構成されてかり、その出力はアンドゲート 7 の反 転入力雄子に導かれる。アンドゲート 6 の他方の入力雄子には制限値としての定数: 4 H I F 0 0 が導かれ、またアンドゲート 7 の他方の入力雄子にはシフトレジスタ4から I Mがシリアルに導かれる。アンドゲート 6 ・ 7 の各出力はオアゲート 8 の各入力雄子に導かれてかり、オアゲート 8 の各入力雄子に導かれてかり、オアゲート 8 の各入力雄子に導かれてかり、オアゲート 8 の各入力雄子に導かれてかり、オアゲート 8 の各入力雄子に導かれる。

ユニパーサル・シフトレジスタ9はそのシリアル出力端子9 cがナンドゲート10の一方の入力 端子に接続され、4 ピットパラレル出力端子9 dがインパータ12を介してレジスタ14の入力港子14 cに接続される。2のユニパーサル・シフトレジスタ9は、入力信号の13ピット目でシフト方向を逆にして上位ピットから単にシリアル出力機子9 cに信号を送出するとともに、シリアル

出力ペ子%。参与出力されているピットの下位4 ピットをイピット イタレル信号としてパラレル出力ペテタ a から出力するように構成される。

ナンドゲート10の他方の入力端子には制御信号が認かれる。この制御信号は交換動作を行っている間は *1*レベルとなる。ナンドゲート10の出力はアンドゲート11の一方の入力端子には基準クロックCKが導かれる。アンドゲート11の出力はシフトレジスよ9のクロック入力端子をよびカクンよ13の入力端子に導かれる。

カウンタ3からは3ピットのセグメント値 **E としての出力がレジスタ8の入力増子14 b 化球かれる。レジスタ8の入力増子14 c 化は4ピットのステップ値 *tep としての出力が浮かれており、レジスタ8は符号ピット15、セグメント値 **E、ステップ値 *tep からなる8ピットのµ則コード5Pを出力する。

本発明のディジタル圧線装置の動作の理解を容 あれずるために、本発明表述における L/n 変換ナ 以下余台

						第1表の右側から明らかなように、セグメント
000	000	0000	000	000	0 0 0	値は、セグメント境界値+&H6021の加算値
>	٥	ō	ō	ō	0	のうちの13ピット目以降で最も上位にたってい
000	0 0 0	ا م	°g/	000	000	る"1"の位置により決定され、ステップ値はその
?	٦	ō	ō	>	ع	"1"より下位4ピットが示す値となる。また、彼
000	1/60	\%\ \%\ !!	% %	000	0 0 0	上位ピットMSB(下位から16ピット目)に~1*
0	9	0	9	~	্থ	がたつか否かで入力データが安決可能な限界値を
1 1 0	1 1 0	1 1 0	1 1 0	1 1 0	<u>-</u>	粗えているか否かを放出することができる。
0	0	0	0	0	0	

第1回装健の動作が以下に説明される。

2 の複数表示された16 ビットのリニアコード SRがシフトレンスタ1 にシリアルに入力される と、シフトレンスタ1 は減リニアコード SRをシ リアルーペラレル変換した形で一時配復し、符号 ビット ISを検出して道列機数回路 2 の入力端子 2 * に送り、同時にデータビットをシリアルに道 列端数回路 2 の入力端子 2 % に送る。

近列補数回路をは符号ピットに基づいて入力データの絶対値である「Mを求め、核「Mを返列加算器3にシリアルに送る。直列加算器3では入力された「Mに定数:4 H 6 U 2 1 (2 値取の

		.							
.1	,	12 1 C 2 0 4	(=1	1=72-PKIB	21	497	ント込作	セグメント境外値にを116021	021
		1	4 6 7	セグメント境界値	5	米	子が写した頃		
(0) TAS	(e)	111	0000	0000 0000 0000	0000	0110	0000	00 0/1/0 0000 0110	00
SEC (I)	3	110	0000	0001	1111	0110	0000	0 0/1/6	60
SEG	ŝ	101	0000	0101	1111	0110	0000	000/1/	×
(E) 23 S	ව	100	0000	1101	1111	0110	7,600	0000	9
SEC (4)	3	110	1000	1101	1111	0110	0/1/s	0.00	00
S EG (5)	3	610	0011	1011	1111	0110	م م/رہ م	0 9/0 0	00
(9) 53 S	9	100	0111	1101	1111	0110	000//	000%	0
SEC (1)	3	000	1111	1111 1101 1111	1111	<u>-</u>	0111 10000 1000		00

--

ī£

0110 0000 0010 0001)を取列加算して、その加算値をシフトレジスタイに送って一時保持させる。

フリップフロップ 5 は値列加算器 3 の加算出力の16 ピット目を保持する。との16 ピット目に "i"がたっている場合には入力アータが変換可能な関邦値を超えているものと判断される。との場合にはリミット値としての定数:& H1 F0 0 (16 遊数)を以降の回路に与え、回路の調動作を防ぐ。すなわち、フリップフロップ 5 が 16 ピット目に"1"を検出すると、アンドゲート 7 を閉じるとともにアンドゲート 6 を開き、定数:& H1 F0 0をアンドゲート 6、オアゲート 8 を介してユニバーサル・シフトレジスタ 9 にシリアルに送る。

フリップフロップで校出された16ビット目が"O"の場合は、アンドゲート6が閉じられてアンドゲート7が開かれ、シフトレジスタ4から加算出力がアンドゲート7をよびオアゲート8を介してユニバーサル・シフトレジスタ9に入力される。

シフトレジスタ9は検出された先頭ピットの
*1*の位置から下位4ピットをインパータ12を
介してレジスタ14に送る。この下位4ピットは
ステップ値を殺す。これらの値がレジスタ14に
ストフされるタイミングは、ユニパーサル・シフトレジスタ9が逆方向へシフトし始めてから7クロック目に設定される。これはユニパーサル・シフトレジスタ9に置数される殺も小さな値(第1 後のSEG(0))の先頭ピット検出に対応している。

レジスタ14は、入力された符号ピット1S、セグメント値 see、ステップ値を第2図の形式の Bピットの4刷コードとして出力する。このよう に、 技能に入力された16ピットのリニアコード SRは8ピットの4期コードSPに圧縮される。

〔%明の効果〕

本元明によれば、リニアコードに定数を加力して近列処理することにより、 L/V変換を効率的に行い回路規模を紹示することができ、コストメクンにかなりの効果が明存できる。また装成をLSI

ユニパーサル・シフトレジスタ9は加算器出力が13ピット目まで入力されると、シフト方向を逆にして上位ピットからシリアルにナンドゲート10に供給を開始し、それと同時にカウンタ13はリセットされてアンドゲート11を介して供給される基準クロックでよはユニパーサル・シフトレジスタ9のクコック入力な子9トに供給される。

との基準クロックに k に同期して加算値の13 ビット目以降が上位ビットからシリアルにナンドゲート10 に供給され、そして13ビット目以降で最も上位にたっている*1*がナンドゲート10 はアンドゲート11 を閉じて基準クロックに k がユニパーサルシフトレジスタ9 シェびカウンタ13 に供給されないよりにする。

この先頭ピットの"1"の位置は第1長からも明 らかなようにセグメント値に対応してかり、した がってカウンタ13の内容はセグメント値を設す ことになる。

るので、有利である。

4. 図面の簡単な説明

類1図は本発明の一契約例としてのディンタル 圧縮装置のプロック図、第2図は μ則コードの移 成を示す図、第3図は μ則コードのセクメント値 とステップ値の関係を示す図、第4図はリニアコードの解説を示す図である。

1 …シフトレジスタ、2 …直河温数回路、3 … 直列加算器、4 …シフトレジスタ、5 …フリップ フロップ、9 …ユニペーサル・シフトレジスタ、 13 …カウンタ、14 …レジスタ。

特許出級人

富士通 休式会社 特許出額代型人

弁理士 君 木 所 弁理士 西、绮 和 之 弁理士 内 组 幸 为 第1図

